## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-113580

(43)Date of publication of application: 07.05.1993

(51)Int.CI.

GO2F GO2F 1/133 HO1L 27/12 H01L 21/336 H01L 29/784

(21)Application number: 03-275677

(22)Date of filing:

23.10.1991

(71)Applicant: (72)Inventor:

KYOCERA CORP

YAMAGUCHI NORITOSHI

MATSUDA TOSHIYA


**UENO HIROKO** 

### (54) PRODUCTION OF ACTIVE MATRIX SUBSTRATE

(57)Abstract:

PURPOSE: To decrease the number of sheets of the photomasks to be used at the time of patterning and to enable forming signal wirings with transparent conductive layers as well as to facilitate the connection to driving circuits by constituting the above matrix substrate in such a manner the need for the specific patterning of channel layers is eliminated and an n+ type semiconductor layer can be subjected simultaneously to patterning of source electrodes and drain electrodes.

CONSTITUTION: A picture element electrodes and image signal line 3, a source and drain electrods 4 and an ohmic contact layer 5 are successively laminated and are patterned to prescribed shapes. The channel layer 6, a gate insulating layer 7, a gate electrode 8, and a scanning signal line 9 are then successively laminated. The gate electrode 8 and the scanning signal line 9 are then patterned to prescribed shapes. A protective layer 10 is thereafter formed. This protective layer 10 as well as the upper source and drain electrode 4, the ohmic contact layer 5, a channel region 6, a gate insulating layer 7, the gate electrode 8 and the scanning signal line 9 are patterned to prescribed shapes.



#### **LEGAL STATUS**

[Date of request for examination]

25.09.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2873119

[Date of registration]

08.01.1999

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

# (12)特 許 公 報 (B 2)

(11)特許番号

# 第2873119号

(45) 発行日 平成11年(1999) 3月24日

(24)登録日 平成11年(1999)1月8日

(51) Int. Cl. 6

識別記号

GOSF 1/136

500

FΙ

G02F 1/136

500

請求項の数1 (全6頁)

(21)出願番号	<b>特顧平3</b> -275677	(73)特許権者	000006633
			京セラ株式会社
(22)出顧日	平成3年(1991)10月23日		京都府京都市伏見区竹田鳥羽殿町6番地
		(72)発明者	山口 文紀
(65)公開番号	特開平5-113580		滋賀県八日市市蛇溝町長石野1166番地の
(43)公開日	平成5年(1993)5月7日		6 京七三株式会社滋賀八日市工場内
審查請求日	平成8年(1996)9月25日	(72) 発明者	松田 敏哉
<u></u>			滋賀県八日市市蛇溝町長お野1166番地の
			6 京セラ株式会社証賀八日市工場内
		(72) 発明者	上野 裕子
			磁賀県八日市市蛇溝町長谷野 1166番地の
			6 京七千株式会社滋賀八日市工場內
		der te de	H-m2 / 1. + 1.
		審査官	占野 公共
		(56)参考文献	特開 平2-2523 (JP, A)
			最終頁に続く
		H	

## (54) 【発明の名称】アクティフマトリックス基板の製造方法

1

## (57)【特許請求の範囲】

【請求項1】 (a) 基板上に、適素電極および画像信号線となる第1の透明導電層、ソース電極とドレイン電極となる第1の金属層、およびトランジスクのオーミックコンキクト層となるn<sup>\*</sup>型半導体層を順次積層し、

(b) 該第1の透明導電層、第1の金属層、およびn<sup>\*</sup>型半導体層の所定部分を前記ソース電極とドレイン電極 が分割されるようにエッチング除去し、(c) 次に、トランシスタのチャネル領域となる i 型半導体層、ケート 絶縁層となる絶縁層、ゲート電極となる第2の金属層、 および走査信号線となる第2の透明尊電層を順準積層 し、(d) 該第2の金属層と第2の透明尊電層に所定部 分をエーチンプ除去し、(e) 次に、保護層を形成し、

(f) 前記画素電極上の前記保護層、第1 D金属層、n 「型半導体層、i 型半導体層、および絶縁層をエッチン 2

が除去する工程を含んで成るアクティブマトリックス基 板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】 4発明はアクティブマトリックス 基板の製造方法に関し、特に順スタガー型の薄膜トラン ジックを有するアクティブマトリックス基板の製造方法 に関する。

[0002]

【従来の技術】従来、アクティブマトドックス型液晶表示装置などに用いられるアクティブマトリックス基板には、両素電極となる透明導電層がトランジスタの上方に位置するタイプのものとトランジスタの下方に位置するタイプのものとがあるが、それぞれのアクティブマトリックス基板の製造方法を図2および図3に示す。

5. およびエッチングのストーパー層として機能する窒化ショコン層 5.6を形成する。かに、同図(d)に示すように、ゲート電極 5.3 上にのみ窒化シリコン層 5.6 か

残るように、窒化シリコン層56の大部分をエッチンでする。次に、同図(e)に示すように、オーミックコンクフト層57を形成する。次に、同図(f)に示すように、オーミックコンタフト層57と1型半導体層55の周辺部をエッチングなどにより除去する。次に、同図

(g) に示すように、ソース・トレイン電極となる金属 10 層 5 8 を形成して、パターエンフする。なお、この工程では、後述する透明導電層 5 9 が半導体層 5 5 、 5 7 と接触しないようにするために、半導体層 5 5 、 5 7 の周辺部が金属層 5 8 で完全に被覆されるように全属層 5 8 をパターエンデする。他に同図(h)に示すように、画素電極となる透明導電層 5 9 を形成してパターエンデする。最後に、同図(i)に示すように、窒化シリコン層などから成るパンペーション層 6 0 を形成して完成する

【0006】上述のアクティブやトリックス基板で製造20 方法では、図3 (a) (d) (f) (g) (h) 心各工程でフォトマスタが必要であり、最低面枚必要である。 【0007】上述がように、従来のアクティブやトリックス基板の製造方法では、トランジスをの機能上は不必要なエーチンプのストッパー層27、56の形成が必要で、フォトマスクを多く使うために、フォトプロセスに時間がかかり量産性が悪いという問題があった。特に、このような薄膜トランジスをを多数形成するデハイスでは、製造工程の頻雑化によって歩留りが著しく低下することが必要ないと、製造工程の頻雑化によって歩留りが著しく低下することが必要ないと、製造工程はできるだけ価略化することが望まるの。

[0008]

【課題を解決するための手段】本発明は、このような従 来技術の問題点に鑑みてなされたものであり、その特徴 とせるところは、(a)基板上に、画素電極および画像 信号線となる第1の透明導電層、ニース電極とトレイン 電極となる第1の金属層、およびトランジスタのオーミ シフコンタフト層となるn+ 型半導体層を順次積層し、 (b) 該第1の透明導電層、第1の金属層、およびn+ 型半導体層の所定部分を前記パース電極とドレイン 電極 が分割されるようにエッチンプ除去し、(e)かに、ト ランジスを心チャスの領域となる主型半導体層、ゲート 絶縁層となる絶縁層、ゲート電極となる第2の金属層、 および走査信号線人など第2○透明導電層を順次積層 !」(a)該第2の金属層と第2の透明導電層の所定部 守をエフチンプ除去し、(e) 次に、保護層を形成し、 (1)前記画素電極上心前記保護層、第1の金属層、ㅠ ・型半導体層、主型半導体層、および絶縁層をエッチン **77除去する工程を含んで成る点にある。** 

[0009]

【作用】上記のような構成にすると、i型半導体層のパ

【0003】図2は透明導電層がトランシス々の下方に 位置するタイプのものである。ます、同図(a)に示す ように、ガラスなどから成る絶縁基板21上に、画素電 極となる透明導電層20とゲート電極となる金属層23 とを真空装着法やスパッキリング法などにより形成し、 この金属層23をエッチンでによって所定のパターンに 形成する。次に、同図(も)に示すように、透明導電層 2.2をエッチングによって所定のパターンに形成する。 かに、同図 (c) に示すように、ゲート絶縁層となる絶 経層24、25、チャネル領域となる主型半導体層2 6、およびエッチングのストッパー層として作用する窒 化シリコン層27を形成する。次に、同図(d)に示す よらに、窒化シリコン層27かゲート電極23上にのみ 残るようにパターニングする。次に、同図(e)に示す ように、n、型半導体層などからなるオーミップコンタ ラト層28を例えばプラスマCVD法などで形成する。 次に、同図(f)に示すように、トランジスタの側部に コンタクトホール29を形成する。次に、同図(g)に 示すように、アース・ドレイン電極となる金属層30、 3.1を形成する。次に、同図(h)に示すように、ケー ト電極23上の金属層30、31とオーミックコンタク ト層28をエッチングで分離して、ソースとドレインを 形成する。このエッチングの際には、窒化レリコン層で 7がストッパー層となる。最後に、窒化シリコンなどか ら成るペンペーション層32を形成して完成する。この ように従来のアクティブマトリックス基板の製造方法で は、半導体層26上の全面にオーミックコンをパト層と 8とソース・ドレイン電極となる金属層30を設けて、 中央部分をエッ硝酸溶液などでエッチング除去すること により、ソース電極、ドレイン電極、およびオーミップ コンタクト層28を分割するが、このオーミックコンタ 2ト層28を分割する際に、半導体層26がオーバーエ ッチングによって消失しないようにすると共に、オーミ ックコンダクト層28の一部が残ってトランジスタルO FF抵抗が低下するのを防止するために、半導体層26 上にストッパー層27を形成してオーミップコンタフト **層28と金属層30、31の所定部分が完全にエッチン** ブされるようにしていた.

【0004】上述のアクティブマトリックス基板の製造方法では、図2(a)(b)(d)(f)(h)が各工程でエッチングを行うことから、フォトマスクは五枚必要である。

【0005】また、透明導電層がトランジスをの上方に 位置するタイプのアフティブセトリープス基板の製造方 法を図るにデオ。まず、同図(a)に示すように、絶縁 基板51上に、ゲート電極となる金属層52を形成して パケーニングする。次に、同図(b)に示すように、金 属層52の表面を陽極酸化して、金属酸化層53を形成 する。かに、同図(c)に示すように、ゲート絶縁層と なる絶縁層54、チャネル領域となる1型半導体層5

2

トレイン電極部の第1の透明導電層では、画像信号線と

ターニンドが不要でエンチンドのストンパー層が不要になると地に、n+型半導体層をソース電極とトレイン電極のパーニングと同時に行うことができるようになり、パターニンドの際に使用するフォトマストの枚数を減らせことができる。また、薄膜トランジスケと付加容量を同時に形成でき製造工程が簡略化される。また、信号配線と駆け車電層で形成することができ、信号配線と駆けることが可能となる。さらに、ゲート電極を保護で被覆した後に、ゲート電極とチャネル層間のドーン電流を防止できる。

## [0010]

【実施例】以下、本発明を添付図面に基づき詳細に説明する。図1は、本発明に係るアクティップトリックス基板の製造方法の一実施例を示す図であり、20はカラスなどから成る絶縁基板である。

【0011】まず、同図(a)に示すように、基板20上に、アルミニウム(A1)、プロム(Cr)、タンタル(Ta)などの進光用金属層1を真空蒸着法やスペッをリンプ法などによって、原み2000A程度に形成して、島状にペターニングする。すなわち、第1の進光用金属層1aは後述するトランジスをの下部に位置し、第2の進光用金属層1bは付加容量部分心下部に位置し、第2の進光用金属層1bは付加容量内の半導体層に光が当たってキャリアが発生するのを防止できる。

【0012】次に、同図(b)に子すように、下地絶縁

層2、画素電極および画像信号線となる第1の透明導電

層3、アース・トレイン電極となる第1の金属層4、お よびオーミップコンタスト層となるm.型半導体層5を 形成する。下地絶縁層では、酸化ゲンダル(Tial 〇』)、窒化シリコン(SiN。)などから成り、酸化 タンさんの場合はスペッタリンプや陽極酸化などによっ て、また室化レリコンの場合はプラスマのVD法などに よって、それぞれ厚み2000A程度に形成される。第 1 の透明尊電層 3 は、酸化錫、酸化インジウム錫などを 用いたスペッケリンツ法によって厚み1000Å程度に 形成される。 バース・トレイン 電極となる第1の金属層 4は、アルミニウム、クロム、チケンなどを用いて、真 空蒸着法やスペッケリング法で厚み4000A程度に形 成される。さらに11、型半導体層5はプラスマCVD法 などによって、厚み1000A程度に形成される。 な お、n 型半導体層5は、リン(P)をトープしたマグ ネシウムシリサイト (Mg:Si) などで構成してもよ い。このようにも、関半導体履5は、リン(P)カトー プレだマグランウムシドサイト (Mg. Si) 工構成す ると、n~ 型半導体層 5 をスパックリング法で形成で き、全属層と同一装置で同時に成膜できる。 したねつ

て、CVDプロセスを一つ做らずことができる。また、

なる。 【ロ013】かに、同図(c)にデオように、第1 心透 明導電層3、第1四金属層4、およびn <sup>\*\*</sup> 型半導体層5 を、上記迪光用金属圏1a○周辺部と第1○遮光用金属 層 1 a t 元 第2で 逆光用金属層 1 b にかけて残るように エッチンで除去する。 アルミニウムキチャンをエッチン どする場合は燐酸が、プロムをエッチンでする場合は硝 酸第三セリウムアンモニウム木扁液が、透明導電層3を 10 エッチングする場合は亜鉛を触媒とする塩硝酸デエッチ ンで夜か、金属層 4 および n \*\* 型半導体層 5 をエッチン さずる場合は弗硝酸の水溶液などが好適に用いられる。 【0014】次に、間図(d)に示すように、 i 型半導 体層の、ゲート絶縁層となる絶縁層で、ゲート電極とな る第2の金属層8、走査信号線となる第2の透明導電層 9を順次積層する。 i型半導体層6はプラスマにVD法 などによって厚み500A程度に形成される。 ゲート絶 縁層となる絶縁層7は、窒化シリコン層の三層構造、お **そいは窒化シリコン層と酸化タンタル層の三層構造のも** ぶて形成される。窒化シリコン層は、プラスマCVD法 などで厚み2000A程度に形成され、酸化タンタル層 はスペッキリンプを陽極酸化によって厚みらり00A程 度に形成される。 ゲート電極となる第2○金属層8は、 アルミニウム、フロム、チタンなどを用いて、真空蒸着 法キスペータリンで法で厚み2000A程度に形成さ れ、走資信号線となる第2の透明導電層9は、酸化錫や 酸化インシウム錫などを用いたスペータリンで法によっ て厚み2000A程度に形成される。

【0015】次に、同図(e)に子ずように、ゲート電極となる第2の金属層8と走査信号線となる第2の透明 導電層9を、第1の進光用金属層1aと第2の運光用金 属層1bの上の部分のみを残してエッチンで除去する。 用いられるエッチンで使は、同図(c)の工程で用いられるエッチンで使と同一てある。

【0016】かに、同図(f)に手すように、保護層1 ①を形成する。この保護層10は、窒化ショコンや酸化 タンタルなどから成り、窒化ショコン層はプラスマロV D法により、酸化タンタル層はスパッタリンで法によ り、厚み2000A程度に形成される。

【00)で 最後に、同回(g)に示すように、保護層 10と、第1の全属層4、n+型半導体層5、1型半導体層6、および第2に絶縁層7を、上記第2の直光用金属層11が高速が用金属層1で直光用金属層1である。第1で直光用金属層1a部分にかけてエーデンで除去する。用いられるエーデンで深は、同図(c) 1 工程で用いられるエッチンでæは、同図(c) 1 工程で用いられるエッチンでæは同一である

【9018】上述のように形成すると、第1年 連光用金属層1 a 上にフィッチンプ用のトサンシスタ 1 1 が形成され、第2の連光用金属層1 b 上に、第1 の透明導電層50 3 と第2,透明導電層9を電極とする付加容量1 2 が形

(4)

成され、スイッチング用トランジスタ11と付加容量1 2との間に画素13か形成される。なお、図示されていないが、付加容量12部分の第2の透明導電層9は、画 素電極13と対峙して設けられる対向電極(不図近)に 接続される。この付加容量12は、液晶材料(不図示) への印加電圧を一定時間保持するために形成される。

【①①19】また、薄膜トサンシスタ11のドレイン電極4丁部の第1の透明導電層3からトレイン電極4に画像信号を供給すると共に、ゲート電極8上部の第2の透明導電層9から走査信号を供給し、走査信号によって薄膜トランジスタ11をオンして画像信号を画素電極3に供給するものである。このように、走査信号線と画像信号線を透明導電層で形成すると、駆動回路(ICチップ)とマイクロハンプボンディンプ法で接続できるようになる。すなわち、マイクロハンプボンディング法は、接触による導通であるため、信号線が至属の場合表面が設化されて接触抵抗が増大して良好に接続できないが、信号線に酸化錫や酸化インジウム錫を用いるとこのような酸化による接触抵抗の増大はな1、マイクロハンプボンディング法での接続が可能となる。

【0020】上述のように、薄膜トランレスを11の下部と付加容量12の下部に遮光用金属層1a、1bを設けて、1型半導体層6にキャリアが発生する(光が照射されるとキャリアが発生する)のを防止することが望ましいが、1型半導体層6を光感度の低いもので形成する場合は、遮光用金属層1および下地絶縁層2は必ずしも必要でない。すなわち、基板温度を400で程度の比較的高温に維持して、且つ膜厚が200A以下となるように薄く形成すれば1型半導体層6の光感度を低くすることができる。基板温度を高温にして1型半導体層6を形成するとn型に偏るため、ボロン(B)を微量(1~5ppm)ドープして、フェルミレベルを中央に戻せばよい。

#### [0021]

【発明の効果】以上のように、本発明に係るアプディブマトリックス基板の製造方法によれば、(a)基板上に、画素電極および画像信号線となる第1の透明尊電層、ピース電極とトレイン電極となる第1の全属層、およびトランジスタのオーミップコンタフト層となるの型半導体層を順次積層し、(b)該第1の透明尊電層、

第1の金属層、およびn・型半導体層の所定部分を前記 ソース電極とトレイン電極が分割されるようにエッチン が除去し、(c) 次に、トランジスを心チャネル領域と なる主型半導体層、ゲート絶縁層となる絶縁層、ガート 電極となる第2の金属層、および走査信号線となる第2 心透明導電層を順か積層し、(d) 詩第2の金属層と第 2の透明導電層の所定部分をエッチンで除去し、(e) 次に、保護層を形成し、(f) 前記画素電極上の前記保 護層、第1の金属層、n・型半導体層、1型半導体層、 および絶縁層をエッチンで除去する工程を含んで成ることから、主型半導体層のパケーニンでが不要になると共 に、n・型半導体層をソース電極とドレイン電極のパケーニンでと同時に行うことができるようになり、パケー ニンでと同時に行うことができるようになり、パケー ニンでの際に使用するフェトマスでは枚数を減らすこと ができると共に、製造工程が簡略化される。

【00022】また、上記のような構成にすると、信号配線を透明導電層で形成することができ、信号配線と駆動用回路とをマイクロバンプボンディンで法によって接続することが可能となる。

2 【0023】さらに、本発明に係るアクティブマトリックス基板の製造方法によれば、第20金属層と第2の透明尊電層の所定部分をエッチンプ除去して、保護層を形成した後に、この保護層と、第1の全属層、n 型半導体層、主型半導体層、および絶縁層の所定部分をエッチンプ除去することから、ゲート電極と主型半導体層間にリート電流が発生することを極力低減でき、特性の良好な薄膜トランジスタを得ることができる。

#### 【図面の簡単な説明】

【図1】(a)~(g)は、本発明に係るアフティブで トリックス基板の製造方法の各工程を示す図である。


【図2】 (a) ~ (h) は、従来のアクティブマトリックス基板の製造工程を示す図である。

【図3】 (a) ~ (i) は、従来の他のアクティブマト リッツス基板の製造工程を示す図である。


### 【符号の説明】

1・・・應光用金属層、2・・・下地絶縁層、3・・・第1の透明導電層、4・・・第1の金属層、5・・・n ・型半導体層、6・・・・型半導体層、7・・・絶縁 層、8・・・第2の金属層、9・・・第2の透明導電 40 層、10・・・保護層、20・・・基板。


[図1]



[図2]



# 【図3】



フロントページの続き

(58)調査した分野(Int.Cl.<sup>6</sup>, DB名) GO2F 1/136 500